РАДИОЭЛЕКТРОННЫЕ УСТРОЙСТВА


УПРАВЛЯЕМЫЕ ИМПУЛЬСНЫЕ ГЕНЕРАТОРЫ - часть 20


Интегральная микросхе­ма К133ИЕ8 позволяет создать счетчик на число 64n. Схема вклю­чения последней приведена на рис. 12.38,6. Счетчик позволяет по­лучить на выходе импульсы от 1 до 4095 при подаче на вход 4096 импульсов. Входные тактовые импульсы поступают на кон­такт 9. Счет происходит по фронту. В нулевое состояние схемы устанавливаются при подаче на контакт 13 положительного импуль­са. Если на контакт 11 подать высокий логический уровень, то произойдет запрет счета. При подаче на входы VIV32 положи­тельных потенциалов происходит управление выдачей «отрица­тельных» импульсов на выходе S1 (контакт 5), которые совпадают по времени с входными импульсами. При одновременной подаче потенциалов на входы V8 и V32 на выходе S1 появляется 40 им­пульсов, неравномерно расположенных по времени. На выходе «>63» появляется импульсный сигнал, фронт которого совпадает со спадом 63-го входного импульса, а спад — со спадом 64-го им­пульса.

                                          Рис. 12.38

                                          Рис. 12.39

Декадный счетчик. На рис. 12.39 изображен декадный счетчик, построенный на интегральных микросхемах К155ИЕ1. Каждая мик­росхема делит входную последовательность импульсов на 10. По­лярность входных импульсов отрицательная. На выходе формирует­ся импульсный сигнал отрицательной полярности с длительностью, равной длительности входных импульсов.

Делители на интегральной микросхеме К155ИЕ2. Микросхема К155ИЕ2 состоит из триггера со счетным входом и счетчика с ко­эффициентом деления 5. При соединении этих элементов между собой можно получить двоично-десятичный счетчик, работающий в коде 1 — 2 — 4 — 8 (рис. 12.40, а). Полярность входных импульсов по­ложительная. Состояние счетчика переключается в момент заднего фронта импульса.

С помощью этой микросхемы можно построить счетчик с коэф­фициентом деления на 6 (рис. 12.40,6) и на 7 (рис. 12.40, в). В пер­вой схеме после прихода шестого входного импульса к контактам 2 и 3 будет подано положительное напряжение (высокий логический уровень), которое установит в счетчике нуль.Во второй схеме после суммирования шести импульсов счетчик переходит в состоя­ние «9». Очередной входной импульс установит в счетчике состоя­ние «10» или «О».

Двухтактный регистр сдвига. Один триггер в разряде является основным, другой — триггер памяти. Между собой тактовые им­пульсы имеют задержку. Тактовые импульсы, которые идут с за­держкой, должны поступать на основные триггеры. Информацион­ный сигнал переписывается в триггер памяти, а затем списывается с основного (рис. 12.41).

                                          Рис. 12.40

                                          Рис. 12.41




Начало  Назад  Вперед